




	INV	NAND	NOR
g	1	$\frac{n + \varepsilon}{1 + \varepsilon}$	$\frac{1 + n\varepsilon}{1 + \varepsilon}$
p	p_{inv}	$n \cdot p_{inv}$	$n \cdot p_{inv}$

$$t_p = t_{p0}(gh + p)$$



Ritardo di due gate in cascata



Vogliamo minimizzare il tempo di propagazione del segnale attraverso la cascata di 2 gate.

Assumiamo che siano note:


- Le topologie dei gate (quindi g_1, g_2, p_1, p_2);
- C_{IN1} (quindi S_{n1}) e C_{OUT} .

h_1 non è fissato e varia con C_{IN2} .

$$t_p = t_{p0}(g_1 h_1 + p_1) + t_{p0}(g_2 h_2 + p_2)$$

$$p_1 + p_2 = P \text{ (PATH PARASITIC EFFORT)}$$

Ritardo di due gate in cascata



PATH ELECTRICAL EFFORT (H):

$$H = h_1 h_2 = \frac{C_{IN2}}{C_{IN1}} \frac{C_{OUT}}{C_{IN2}} = \frac{C_{OUT}}{C_{IN1}}$$

STAGE EFFORT (f):

$$f_i = g_i h_i$$



Minimizzazione del ritardo:

Il ritardo ottimo si ottiene quando entrambi i gate hanno lo stesso stage effort $f = gh$.

NOTA: due gate con lo stesso f non hanno necessariamente lo stesso t_p .

Introduciamo le quantità:

PATH LOGICAL EFFORT: $G = g_1 g_2$

PATH EFFORT: $F = (g_1 h_1)(g_2 h_2) = g_1 g_2 \frac{C_{OUT}}{C_{IN1}}$

Quindi:

$$\frac{\partial t_p}{\partial h_1} = t_{p0} \left(g_1 - g_2 \frac{H}{h_1^2} \right) = 0 \rightarrow g_1 h_1 = g_2 h_2 = \hat{f}$$

Segue che:


$$\hat{f}^2 = F \rightarrow \hat{f} = \sqrt{F} = \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} = \sqrt{G \frac{C_{OUT}}{C_{IN1}}}$$



$$\begin{aligned} \hat{t}_p &= t_{p0}(g_1 h_1 + g_2 h_2 + P) = t_{p0}(2\hat{f} + P) \\ &= t_{p0} \left(2 \sqrt{g_1 g_2 \frac{C_{OUT}}{C_{IN1}}} + P \right) \end{aligned}$$


Determinazione dei dimensionamenti:

Caso semplice di: serie di due invertitori. Determinare ρ



Circuiti con diramazioni

Estendiamo precedente studio finalizzato a minimizzare i ritardi al caso in cui fan-out è maggiore di 1



Parte della corrente del gate i carica C_{i+1} e un'altra parte carica la capacità di *off-path*

$$h_i = \frac{C_{i+1} + C_{off-path}}{C_i}$$

$$= \underbrace{\frac{C_{i+1}}{C_i}}_{r_i} \underbrace{\frac{C_{i+1} + C_{off-path}}{C_{i+1}}}_{b_i: \text{branching effort}}$$

In relazione al percorso di segnale complessivo definiamo il *Path Branching Effort B*

$$B = \prod_{i=1}^N b_i$$

Il *path electrical effort* H diventa:

$$H = \prod_{i=1}^N r_i = \frac{C_2}{C_1} \times \frac{C_3}{C_2} \times \dots \times \frac{C_{OUT}}{C_n} = \frac{C_{OUT}}{C_1}$$

Dunque lo *stage effort* f del generico gate diventa

$$f = g_i h_i = g_i r_i b_i$$

E quindi il *path effort* F nel caso di diramazioni diventa

$$F = \prod_{i=1}^N g_i h_i = \prod_{i=1}^N g_i r_i b_i = GB \prod_{i=1}^N r_i = GBH = GB \frac{C_{OUT}}{C_{IN}}$$

Equazione per il *path effort* F alla base dell'ottimizzazione
del ritardo

Summary

g : Logical Effort $g = \frac{R_t C_t}{R_{INV} C_{INV}}$

h : Electrical Effort $h = \frac{C_{OUT}}{C_t}$

p : Parasitic Effort $p = \frac{R_t C_{pt}}{R_{INV} C_{INV}}$

b : Branching Effort $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

B : Path Branching Effort $B = \prod_i b_i$

P : Path Parasitic Effort $P = \sum_i p_i$

G : Path Logical Effort $G = \prod_i g_i$

H : Path Electrical Effort $H = \prod_i r_i = \frac{C_{OUT}}{C_{IN}}$

F : Path Effort $F = \prod_{i=1}^N g_i h_i = GB \frac{C_{OUT}}{C_{IN}}$


In un problema di ottimizzazione:

- ❑ C_{OUT} e C_{IN} sono dati noti
- ❑ La conoscenza della tipologia di gate logico implica la conoscenza di g_i e p_i
- ❑ La topologia del circuito consente di determinare b_i



L'ottimizzazione consiste nell'opportuno dimensionamento degli stadi al fine di **partizionare il ritardo in modo da minimizzarlo**

Due
casi



Ottimizzo il ritardo a numero di stadi fissato

Il numero di stadi è un parametro
dell'ottimizzazione

Ottimizzazione a numero di stadi fissato

- ❑ Topologia nota
- ❑ Numero di stadi
- ❑ g_i e b_i noti, e anche $H = C_{OUT}/C_{IN}$

Obiettivo: dimensionare gli stadi per minimizzare il ritardo complessivo

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i)$$

$$t_{ad} = \sum_{i=1}^N (g_i b_i r_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P$$

Ricordiamo che
$$H = \frac{C_{OUT}}{C_{IN}} = \prod_{i=1}^N r_i$$

$$H = \prod_{i=1}^N r_i \longrightarrow r_N = \frac{H}{\prod_{i=1}^{N-1} r_i}$$

$$t_{ad} = \sum_{i=1}^N (g_i h_i + p_i) = \sum_{i=1}^N (g_i b_i r_i) + P = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

Minimizziamo il ritardo $t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \longrightarrow$$

Come utilizzare il metodo di ottimizzazione

- ❑ Sono noti b e g di ogni stadio, C_{OUT} e C_{IN} $\rightarrow$ e dunque F e $\hat{f}$
- ❑ Partiamo dall'ultimo stadio visto che $C_{OUT} = C_{i+1}$
- ❑ Se conosciamo: $b_i, g_i, C_{i+1}, \hat{f}$ possiamo calcolare la capacità di ingresso dello stadio i -esimo dato che


$$\hat{f} = g_i b_i r_i = g_i b_i \frac{C_{i+1}}{C_i}$$

- ❑ In particolare per l'ultimo stadio: $b_N = 1$, e quindi $C_N = g_N C_{OUT} / \hat{f} \longrightarrow C_i = \frac{g_i b_i C_{i+1}}{\hat{f}}$

- ❑ Nota C_i ho la C_{OUT} dello stadio $i - 1 \rightarrow$ Proseguo a ritroso! $\longrightarrow C_{i-1} = \frac{g_{i-1} b_{i-1} C_i}{\hat{f}}$


- ❑ Ci fermiamo dimensionando il secondo stadio visto che il primo stadio ha dimensionamento fissato (C_{IN} è nota, è una specifica di progetto)

- ❑ Come double-check si può verificare che $C_1 = C_{IN}$ (se C_1 calcolata corrisponde a quella data dal problema)



Esempio: calcolare $\hat{t}_p$ e corrispondente dimensionamento dei gate

$\varepsilon = 2$



Alcune note


- Nella derivazione del modello si è assunto che $\frac{\partial b_i}{\partial r_i} = 0$ cioè che b_i non dipende dai dimensionamenti

$$\left. \frac{\partial t_{ad}}{\partial r_j} \right|_{j \neq N} = 0 \quad \text{con} \quad t_{ad} = \sum_{i=1}^{N-1} g_i r_i b_i + g_N \frac{H}{\prod_{i=1}^{N-1} r_i} + P$$

ricordiamo che $b_i = \frac{C_{i+1} + C_{off-path}}{C_{i+1}}$

- $C_{i+1} = C_{on-path}$ è proporzionale al dimensionamento $i + 1$
- Affinchè b_i non dipenda dal dimensionamento, **anche $C_{off-path}$ deve essere proporzionale al dimensionamento dello stadio $i+1$**
- Se però $C_{off-path}$ è data:
 - capacità di un'interconnessione
 - capacità di ingresso di un gate a dimensionato fissato

} b_i dipenderà dal dimensionamento e l'equazione di ottimo sarà diversa da quella calcolata



Ottimizzazione a numero variabile di stadi

Se modifichiamo il numero di stadi è possibile ottenere un ritardo inferiore?

- ❑ Vogliamo determinare il numero di invertitori da aggiungere per minimizzare il ritardo

$$g_i = 1$$


$$F = GB \frac{C_{OUT}}{C_{IN}}$$

- ❑ n_1 = numero di stadi iniziali
- ❑ n_2 = numero di invertitori da aggiungere
- ❑ $N = n_1 + n_2$
- ❑ Sappiamo già che dati N stadi, il ritardo minimo si ha quando $\hat{f} = \sqrt[N]{F}$ (di ogni stadio) e dunque

$$\hat{t}_{ad} = N \sqrt[N]{F} + \sum_{i=1}^{n_1} p_i + (N - n_1) p_{INV}$$

Calcoliamo $\frac{\partial \hat{t}_{ad}}{\partial N}$ assumendo $N \in \mathbb{R}$

Calcoliamo $\frac{\partial \hat{t}_{ad}}{\partial N}$ assumendo $N \in \mathbb{R}$



```
%%% Matlab %%%
```

```
Pinv=0:0.1:5;
```

```
rho_guess=exp(1);
```

```
for i=1:numel(Pinv)
```

```
    fun = @(rho) rho*(1-log(rho))+Pinv(i)
```

```
    rho(i) = fsolve(fun,rho_guess)
```

```
end
```

```
figure(1)
```

```
plot(Pinv,rho,'b','linewidth',3);
```

```
shg
```

```
ylabel('\rho')
```

```
xlabel('p_{inv}');
```


```
hold on
```

```
plot(Pinv,0.71*Pinv+2.82,'r--','linewidth',3);
```

```
legend('\rho esatta','\rho approx.')
```

```
set(gca,'FontSize',16);
```

$$\rho(1 - \ln \rho) + p_{INV} = 0$$




$$\rho \cong 0,71p_{INV} + 2,82$$

- ❑ ρ ci dice qual è lo *stage effort* ottimo da usare nei circuiti della nostra tecnologia per avere il ritardo ottimo (che è caratteristico della tecnologia (attraverso p_{INV}) **e non dipende dal circuito in esame**)
- ❑ mentre $\hat{f}$ è lo *stage effort* ottimo di un dato circuito dove sono noti *path effort* e numero di stadi con numero di stadi fissato
- ❑ dato un circuito con *path effort* F trovo il numero di stadi ottimo $\hat{N}$ necessario affinché lo *stage effort* di tutti gli stadi sia pari a ρ

❑ Noti ρ e *path effort* F $\xrightarrow{\text{calcoliamo}}$ $\hat{N} = \frac{\ln F}{\ln \rho}$

❑ Il ritardo sarà dunque dato da $\hat{t}_{ad} = \hat{N}^{\hat{N}} \sqrt{F} + (\hat{N} - n_1)p_{INV} + \sum_{i=1}^{n_1} p_i$

ESEMPIO: buffer di invertitori



Alcune note

- ❑ Supponiamo che inizialmente il circuito abbia un numero di stadi n_1 e di ottenere un numero ottimo di stadi $\hat{N} > n_1$
- ❑ Dovremo aggiungere $\hat{N} - n_1 = n_2$ invertitori (ma se $\hat{N} \in \mathbb{R}$ lo sarà anche n_2)
- ❑ n_2 dovrà essere un numero intero! Dobbiamo capire come scegliere n_2


Soluzione 1

- ❑ Se usiamo $\hat{N}$ calcolato mediante $\hat{N} = \ln F / \ln \rho$, sappiamo che lo stage effort ottimo è ρ ma se approssimiamo $\hat{N}$ con un numero intero, dobbiamo ricalcolare lo stage effort ottimo $\hat{f} = \sqrt[N]{F}$ sul numero di stadi che abbiamo deciso di utilizzare
 - ❑ Possiamo dimensionare tutti gli stadi in modo tale che abbiano lo stesso stage effort pari a quello ricalcolato a valle della scelta di N intero

Soluzione 2


- ❑ Usiamo lo stage effort calcolato mediante $\rho \cong 0,71p_{INV} + 2,82$. In questo modo però non possiamo imporre lo stesso stage effort $\hat{f} = \rho$ in tutti gli stadi. Infatti il primo stadio avrà uno stage effort diverso

ESEMPIO di ottimizzazione di ritardi



- Calcoliamo $\rho \cong 0,71p_{INV}+2,82$
- Calcoliamo F
- Supponiamo $\hat{N} = 3.23$ e scegliamo $N = 3$

ESEMPIO di ottimizzazione di ritardi



- Calcoliamo $\rho \cong 0,71p_{INV}+2,82$
- Calcoliamo F
- Supponiamo $\hat{N} = 3.23$ e scegliamo $N = 3$